編輯推薦:　　《超大規(guī)模集成電路設計導論》特色：
　　系統(tǒng)性：以器件電路和系統(tǒng)設計為背景，全面系統(tǒng)地介紹VLSI設計知識和方法
　　實用性：配合EDA工具的上機實踐，使讀者全面了解和掌握VLSI設計的整個流程及設計方法
　　基礎性：面向VLSI相關課程教學設計的基礎類教材
　　先進性：緊密跟蹤VLSI工藝、設計方法的新發(fā)展動態(tài)，跟蹤EDA領域的新研究成果，使讀者了解國內(nèi)外集成電路技術(shù)的發(fā)展狀況

內(nèi)容簡介:　　《超大規(guī)模集成電路設計導論》從非微電子專業(yè)讀者掌握VLSI設計知識和技能的需求出發(fā)，以器件、電路和系統(tǒng)設計為背景，系統(tǒng)全面地介紹VLSI設計的知識和方法，主要內(nèi)容包括VLSI設計概論、MOS器件設計、半導體工藝基礎知識、電路設計及參數(shù)計算、基本邏輯電路設計、VLSI版圖設計、半定制全定制及片上系統(tǒng)（SOC）的設計方法以及VLSI計算機輔助設計等。
　　《超大規(guī)模集成電路設計導論》是作者十多年來在清華大學計算機科學與技術(shù)系為本科生和研究生開設VLSI設計相關課程教學與VLSIEDA研究的經(jīng)驗基礎上，結(jié)合目前集成電路設計的發(fā)展狀況編寫而成?！冻笠?guī)模集成電路設計導論》作為VLSI設計導論性書籍，內(nèi)容廣泛，敘述由淺入深，既可作為大專院校計算機、自動化、電機和機電等專業(yè)本科生和研究生學習的教材或參考書，也可作為從事VLSI設計的技術(shù)人員的參考書。

作者簡介:

目錄:第1章 集成電路設計概論
1．1 集成電路的發(fā)展
1．2 集成電路設計的發(fā)展
1．3 電子設計自動化技術(shù)的發(fā)展
1．4 深亞微米和超深亞微米工藝對
EDA技術(shù)的挑戰(zhàn)
1．5 VLSI設計的要求
1．6 VLSI的設計方法學
習題

第2章 CMOS集成電路制造技術(shù)
2．1 半導體材料——硅
2．2 集成電路制造技術(shù)簡介
2．2．1 熱氧化工藝
2．2．2 擴散工藝
2．2．3 淀積工藝
2．2．4 光刻工藝
2．3 CMOS集成電路制造過程
2．3．1 晶圓處理
2．3．2 CMOS集成電路工藝（前部工序）
2．3．3 后部工序
習題

第3章 器件設計技術(shù)
3．1 引言
3．2 MOS晶體管的工作原理
3．2．1 半導體的表面場效應
3．2．2 PN結(jié)的單向?qū)щ娦?
3．2．3 MOS管的工作原理
3．3 MOS晶體管的直流特性
3．3．1 NMOS管的電流-電壓特性
3．3．2 PMOS管的電流-電壓特性
3．4 反相器直流特性
3．4．1 MOS反相器的一般問題
3．4．2 電阻負載反相器（E／R）
3．4．3 增強型負載反相器（E／E）
3．4．4 耗盡型負載反相器（E／D）
3．4．5 CMOS反相器
習題

第4章 電路參數(shù)及性能
4．1 MOS晶體管的參數(shù)
4．1．1 閾值（開啟）電壓
4．1．2 溝道長度調(diào)制效應
4．1．3 漏-源截止電流
4．1．4 直流導通電阻
4．1．5 柵-源直流輸入電阻
4．1．6 柵-源擊穿電壓
4．1．7 漏-源擊穿電壓
4．2 信號傳輸延遲
4．2．1 CMOS門延遲
4．2．2 連線延遲
4．2．3 電路扇出延遲
4．2．4 大電容負載驅(qū)動電路
4．3 CMOS電路功耗
4．3．1 CMOS電路的靜態(tài)功耗
4．3．2 CMOS電路的動態(tài)功耗
4．3．3 電路總功耗
4．3．4 功耗管理
4．4 CMOS電路的閘流效應
4．4．1 閘流效應的起因
4．4．2 閘流效應的控制
4．5 電路模擬HSPICE簡介
4．5．1 文件格式說明
4．5．2 HSPICE應用例子
4．6 電路設計例子
習題

第5章 邏輯設計技術(shù)
5．1 MOS管的串、并聯(lián)特性
5．1．1 串聯(lián)特性
5．1．2 并聯(lián)特性
5．2 邏輯門的延遲
5．3 傳輸門
5．3．1 NMOS傳輸門
5．3．2 PMOS傳輸門
5．3．3 CMOS傳輸門
5．4 CMOS邏輯結(jié)構(gòu)
5．4．1 異或門
5．4．2 同或門
5．4．3 虛擬NMOS邏輯
5．4．4 CMQS骨牌邏輯
5．4．5 可編程邏輯陣列
5．4．6 多路選擇器
5．4．7 鎖存器和觸發(fā)器
5．5 時鐘策略
5．5．1 時鐘控制系統(tǒng)
5．5．2 單相時鐘的參數(shù)
5．5．3 系統(tǒng)時序
5．5．4 時鐘電路
習題

第6章 子系統(tǒng)設計
6．1 數(shù)據(jù)路徑運算器
6．1．1 加法器
6．1．2 二進制計數(shù)器
6．1．3 寄存器
6．2 存儲器
6．2．1 存儲器的結(jié)構(gòu)
6．2．2 掩膜編程存儲器MROM
6．2．3 現(xiàn)場可編程PROM
6．2．4 可擦除可編程EPROM
6．2．5 電可擦除可編程EEPROM
6．2．6 動態(tài)隨機存儲器DRAM
6．2．7 靜態(tài)隨機存儲器SRAM
6．3 控制電路
6．4 110電路
6．4．1 整體結(jié)構(gòu)
6．4．2 電源和地線
6．4．3 輸出壓焊塊
6．4．4 輸入壓焊塊
6：4．5 三態(tài)和雙向壓焊塊
習題

第7章 版圖設計技術(shù)
7．1 引言
7．2 版圖設計過程
7．3 版圖設計規(guī)則
7．3．1 設計規(guī)則的內(nèi)容與作用
7．3．2 設計規(guī)則的描述
7．3．3 CMOS的N阱工藝設計規(guī)則
7．3．4 設計規(guī)則的基礎
7．3．5 版圖設計例子
7．4 版圖描述語言CIF
7．5 版圖電學參數(shù)計算
7．5．1 電阻的估算
7．5．2 電容的估算
習題

第8章 系統(tǒng)設計方法與實現(xiàn)技術(shù)
8．1 系統(tǒng)設計方法
8．1．1 結(jié)構(gòu)化設計思想
8．1．2 自動設計、半自動設計和手工設計
8．1．3 正向設計與反向設計
8．1．4 自頂向下設計與自底向上設計
8．1．5 基于單元的設計方法與IP復用技術(shù)
8．2 系統(tǒng)實現(xiàn)技術(shù)
8．3 門陣列、宏單元陣列及門海
8．3．1 門陣列實現(xiàn)技術(shù)
8．3．2 宏單元陣列模式
8．3．3 門海設計模式
8．4 標準單元實現(xiàn)方式
8．5 現(xiàn)場可編程門陣列
8．6 全定制電路設計
8．6．1 全定制電路的結(jié)構(gòu)化設計特征
8．6．2 幾種全定制設計方法
8．6．3 不同設計方法比較
8．7 設計經(jīng)濟學
8．7．1 非循環(huán)成本
8．7．2 循環(huán)成本
8．7．3 固定成本
8．8 系統(tǒng)芯片SOC設計方法
8．8．1 系統(tǒng)芯片的研究背景
8．8．2 系統(tǒng)芯片的研究內(nèi)容
8．8．3 軟硬件協(xié)同設計
8．8．4 IP核的生成及復用
8．8．5 超深亞微米集成電路設計
8．8．6 系統(tǒng)芯片設計方法學發(fā)展方向
習題

第9章 數(shù)字系統(tǒng)設計自動化
9．1 數(shù)字系統(tǒng)設計流程概述
9．1．1 數(shù)字系統(tǒng)及其設計自動化
9．1．2 基于設計自動化的設計流程
9．1．3 單元庫
9．1．4 EDA技術(shù)的發(fā)展趨勢
9．2 硬件描述語言
9．2．1 VHDL語言
9．2．2 VerilogHDL語言
9．3 設計分析與模擬
9．4 自動綜合與設計驗證
9．4．1 自動綜合
9．4．2 設計驗證
9．5 系統(tǒng)測試及封裝
9．5．1 系統(tǒng)的測試方法
9．5．2 系統(tǒng)封裝
習題
參考文獻