編輯推薦:

　　“國際電氣工程先進(jìn)技術(shù)譯叢”是機(jī)械工業(yè)出版社集中優(yōu)勢資源精心打造的中高端產(chǎn)品，所有圖書都是精選的國外優(yōu)秀電氣工程著作，主要針對新能源、智能電網(wǎng)、電力電子、自動(dòng)控制及新能源汽車等電氣工程熱點(diǎn)領(lǐng)域。這些圖書都是由經(jīng)驗(yàn)豐富的業(yè)內(nèi)人士編著，并由國內(nèi)知名專家翻譯，具有很高的實(shí)用性。
　　    “國際電氣工程先進(jìn)技術(shù)譯叢”的出版目的主要是為廣大國內(nèi)讀者提供一個(gè)展示國外先進(jìn)技術(shù)成果的窗口，使國內(nèi)讀者有一個(gè)可以更好地了解國外技術(shù)的平臺?！皣H電氣工程先進(jìn)技術(shù)譯叢”可供電氣工程及相關(guān)專業(yè)工程技術(shù)人員、科研人員及大專院校相關(guān)專業(yè)師生參考。

 

相關(guān)閱讀：

《3D集成電路設(shè)計(jì)——EDA、設(shè)計(jì)和微體系結(jié)構(gòu)》

《ESD物理與器件》

《FPGA安全性設(shè)計(jì)指南》

《半導(dǎo)體制造與過程控制基礎(chǔ) 》

《超大規(guī)模集成電路物理設(shè)計(jì):從圖分割到時(shí)序收斂》

內(nèi)容簡介:　　《國際電氣工程先進(jìn)技術(shù)譯叢：ESD設(shè)計(jì)與綜合》是Steven H.Voldman博士所著的《ESD Design and Synthesis》的中文翻譯版。《國際電氣工程先進(jìn)技術(shù)譯叢：ESD設(shè)計(jì)與綜合》的目的在于教會讀者半導(dǎo)體芯片上ESD設(shè)計(jì)的“藝術(shù)”。全書的線索將按照如下順序：版圖布局、結(jié)構(gòu)、電源軌及電源軌的ESD網(wǎng)絡(luò)、ESD信號引腳解決方案、保護(hù)環(huán)還有一大批實(shí)現(xiàn)的實(shí)例。這條線索同其他已公開的大部分相關(guān)資料不同，但卻更貼近實(shí)際團(tuán)隊(duì)在實(shí)現(xiàn)ESD設(shè)計(jì)過程中所采用的方法。除此之外，《國際電氣工程先進(jìn)技術(shù)譯叢：ESD設(shè)計(jì)與綜合》還將為讀者介紹當(dāng)下處于熱議的許多結(jié)構(gòu)和概念。同時(shí)還將展示如DRAM、SRAM、圖像處理芯片、微處理器、混合電壓到混合信號應(yīng)用，以及版圖布局等實(shí)例。最后，本書還將介紹其他資料中尚未討論過的話題，包括電源總線結(jié)構(gòu)、保護(hù)環(huán)、版圖布局。

作者簡介:

 

目錄:前言
致謝
第1章 ESD設(shè)計(jì)綜合
1.1 ESD設(shè)計(jì)綜合與系統(tǒng)結(jié)構(gòu)流程
1.1.1 自頂向下的ESD設(shè)計(jì)
1.1.2 自底向上的ESD設(shè)計(jì)
1.1.3 自頂向下的ESD設(shè)計(jì)——存儲器芯片
1.1.4 自頂向下的ESD設(shè)計(jì)——ASIC設(shè)計(jì)系統(tǒng)
1.2 ESD設(shè)計(jì)——信號通路和備用電流通路
1.3 ESD電路和原理圖結(jié)構(gòu)思想
1.3.1 理想的ESD網(wǎng)絡(luò)和直流電流-電壓設(shè)計(jì)窗口
1.3.2 ESD設(shè)計(jì)窗口
1.3.3 頻域設(shè)計(jì)窗口下的理想ESD網(wǎng)絡(luò)
1.4 半導(dǎo)體芯片和ESD設(shè)計(jì)方案的映射
1.4.1 半導(dǎo)體制造商之間的映射
1.4.2 ESD設(shè)計(jì)在不同工藝之間的映射
1.4.3 從雙極工藝向CMOS工藝的映射
1.4.4 從數(shù)字CMOS工藝向數(shù)?；旌螩MOS工藝的映射
1.4.5 從體硅CMOS工藝向絕緣襯底上的硅（SOI）工藝的映射
1.4.6 ESD設(shè)計(jì)——由CMOS向RF CMOS工藝的映射
1.5 ESD芯片結(jié)構(gòu)和ESD測試標(biāo)準(zhǔn)
1.6 ESD測試
1.6.1 ESD質(zhì)量鑒定測試
1.6.2 ESD測試模型
1.6.3 ESD特性測試
1.6.4 TLP測試
1.7 ESD芯片結(jié)構(gòu)和ESD備用電流通路
1.7.1 ESD電路、I/O和核心
1.7.2 ESD信號引腳電路
1.7.3 ESD電源鉗位網(wǎng)絡(luò)
1.7.4 ESD軌間電路
1.7.5 ESD設(shè)計(jì)和噪聲
1.7.6 內(nèi)部信號通路的ESD網(wǎng)絡(luò)
1.7.7 跨區(qū)域ESD網(wǎng)絡(luò)
1.8 ESD網(wǎng)絡(luò)、順序和芯片結(jié)構(gòu)
1.9 ESD設(shè)計(jì)綜合——無閂鎖的ESD網(wǎng)絡(luò)
1.10 ESD設(shè)計(jì)思想——器件之間的緩沖
1.11 ESD設(shè)計(jì)思想——器件之間的鎮(zhèn)流
1.12 ESD設(shè)計(jì)思想——器件內(nèi)部的鎮(zhèn)流
1.13 ESD設(shè)計(jì)思想——分布式負(fù)載技術(shù)
1.14 ESD設(shè)計(jì)思想——虛設(shè)電路
1.15 ESD設(shè)計(jì)思想——電源去耦
1.16 ESD設(shè)計(jì)思想——反饋環(huán)去耦
1.17 ESD版圖和布局相關(guān)的思想
1.17.1 設(shè)計(jì)對稱
1.17.2 設(shè)計(jì)分段
1.17.3 ESD設(shè)計(jì)思想——利用空白空間
1.17.4 ESD設(shè)計(jì)綜合——跨芯片線寬偏差（ACLV）
1.17.5 ESD設(shè)計(jì)思想——虛設(shè)圖形
1.17.6 ESD設(shè)計(jì)思想——虛設(shè)掩膜
1.17.7 ESD設(shè)計(jì)思想——鄰接
1.18 ESD設(shè)計(jì)思想——模擬電路技術(shù)
1.19 ESD設(shè)計(jì)思想——線邦定
1.20 設(shè)計(jì)規(guī)則
1.20.1 ESD設(shè)計(jì)規(guī)則檢查（DRC）
1.20.2 ESD版圖和原理圖（LVS）
1.20.3 電學(xué)電阻檢查（ERC）
1.21 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第2章 ESD架構(gòu)和平面布局
2.1 ESD平面布局設(shè)計(jì)
2.2 外圍I/O設(shè)計(jì)
2.2.1 焊盤限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)
2.2.2 焊盤限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)——交錯(cuò)I/O
2.2.3 核心電路限制的外圍I/O設(shè)計(jì)結(jié)構(gòu)
2.3 在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元
2.3.1 外圍I/O設(shè)計(jì)結(jié)構(gòu)中在半導(dǎo)體芯片拐角處集成ESD電源鉗位單元
2.3.2 在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元——電源焊盤
2.4 在外圍I/O設(shè)計(jì)結(jié)構(gòu)中集成ESD電源鉗位單元——主/從ESD電源鉗位單元系統(tǒng)
2.5 陣列I/O
2.5.1 陣列I/O——片外驅(qū)動(dòng)模塊
2.5.2 陣列I/O四位組結(jié)構(gòu)
2.5.3 陣列I/O成對結(jié)構(gòu)
2.5.4 陣列I/O——全分布式
2.6 ESD架構(gòu)——虛設(shè)總線結(jié)構(gòu)
2.6.1 ESD架構(gòu)——虛設(shè)VDD總線
2.6.2 ESD架構(gòu)——虛設(shè)接地（VSS）總線
2.7 本地電壓電源供給結(jié)構(gòu)
2.8 混合電壓結(jié)構(gòu)
2.8.1 混合電壓結(jié)構(gòu)——單電源供給
2.8.2 混合電壓結(jié)構(gòu)——雙電源供給
2.9 混合信號結(jié)構(gòu)
2.9.1 混合信號結(jié)構(gòu)——二極管
2.9.2 混合信號結(jié)構(gòu)——CMOS
2.10 混合系統(tǒng)結(jié)構(gòu)——數(shù)字和模擬CMOS
2.10.1 數(shù)字和模擬CMOS結(jié)構(gòu)
2.10.2 數(shù)字和模擬平面布局——模擬電路布局
2.11 混合信號結(jié)構(gòu)——數(shù)字、模擬和RF結(jié)構(gòu)
2.12 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第3章 ESD電源網(wǎng)絡(luò)設(shè)計(jì)
3.1 ESD電源網(wǎng)絡(luò)
3.1.1 ESD電源網(wǎng)絡(luò)——ESD設(shè)計(jì)關(guān)鍵參數(shù)
3.1.2 ESD和備用通路——ESD電源網(wǎng)絡(luò)電阻的作用
3.2 半導(dǎo)體芯片阻抗
3.3 互連失效和動(dòng)態(tài)導(dǎo)通電阻
3.3.1 互連動(dòng)態(tài)導(dǎo)通電阻
3.3.2 鈦/鋁/鈦互連失效
3.3.3 銅互連失效
3.3.4 互連材料的熔點(diǎn)
3.4 互連連線和通孔指南
3.4.1 針對人體模型（HBM）ESD事件的互連連線和通孔指南
3.4.2 針對機(jī)器模型（MM）ESD事件的互連連線和通孔指南
3.4.3 針對充電設(shè)備模型（CDM）ESD事件的互連連線和通孔指南
3.4.4 針對人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的互連連線和通孔指南
3.4.5 連線和通孔的ESD指標(biāo)
3.5 ESD電源網(wǎng)絡(luò)電阻
3.5.1 電源網(wǎng)絡(luò)設(shè)計(jì)——ESD電源網(wǎng)絡(luò)輸入電阻
3.5.2 ESD輸入到電源網(wǎng)絡(luò)連接——沿ESD總線的電阻
3.5.3 電源網(wǎng)絡(luò)設(shè)計(jì)——ESD電源鉗位到電源網(wǎng)絡(luò)電阻評估
3.5.4 電源網(wǎng)絡(luò)設(shè)計(jì)——電阻評估
3.5.5 電源網(wǎng)絡(luò)設(shè)計(jì)分布表示
3.6 電源網(wǎng)絡(luò)版圖設(shè)計(jì)
3.6.1 電源網(wǎng)絡(luò)設(shè)計(jì)——電源網(wǎng)絡(luò)的開槽
3.6.2 電源網(wǎng)絡(luò)設(shè)計(jì)——電源網(wǎng)絡(luò)的分割
3.6.3 電源網(wǎng)絡(luò)設(shè)計(jì)——芯片邊角
3.6.4 電源網(wǎng)絡(luò)設(shè)計(jì)——金屬層堆疊
3.6.5 電源網(wǎng)絡(luò)設(shè)計(jì)——連線槽和編織狀電源總線設(shè)計(jì)
3.7 ESD規(guī)格電源網(wǎng)絡(luò)的注意事項(xiàng)
3.7.1 充電設(shè)備模型標(biāo)準(zhǔn)電源網(wǎng)絡(luò)和互連設(shè)計(jì)注意事項(xiàng)
3.7.2 人體金屬模型與IEC標(biāo)準(zhǔn)電源網(wǎng)絡(luò)和互連設(shè)計(jì)注意事項(xiàng)
3.8 電源網(wǎng)絡(luò)設(shè)計(jì)綜合——ESD設(shè)計(jì)規(guī)則檢驗(yàn)方法
3.8.1 電源網(wǎng)絡(luò)設(shè)計(jì)分析——應(yīng)用ESD虛擬設(shè)計(jì)級的ESD DRC方法
3.8.2 電源網(wǎng)絡(luò)設(shè)計(jì)綜合——應(yīng)用ESD互連參數(shù)化單元的ESD DRC方法
3.9 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第4章 ESD電源鉗位
4.1 ESD電源鉗位
4.1.1 ESD電源鉗位的分類
4.1.2 ESD電源鉗位的設(shè)計(jì)綜合——關(guān)鍵設(shè)計(jì)參數(shù)
4.2 ESD電源鉗位的設(shè)計(jì)綜合
4.2.1 瞬時(shí)響應(yīng)頻率觸發(fā)元件及ESD頻率窗口
4.2.2 ESD電源鉗位頻率設(shè)計(jì)窗口
4.2.3 ESD電源鉗位的設(shè)計(jì)綜合——電壓觸發(fā)的ESD觸發(fā)元件
4.3 ESD電源鉗位設(shè)計(jì)綜合——ESD電壓鉗位分流元件
4.3.1 ESD電源鉗位觸發(fā)條件與分流單元失效
4.3.2 ESD鉗位元件——寬度縮放
4.3.3 ESD鉗位元件——導(dǎo)通電阻
4.3.4 ESD鉗位元件——安全工作區(qū)域
4.4 ESD電源鉗位問題
4.4.1 ESD電源鉗位問題——上電與斷電
4.4.2 ESD電源鉗位問題——誤觸發(fā)
4.4.3 ESD電源鉗位問題——預(yù)充電
4.4.4 ESD電源鉗位問題——充電延遲
4.5 ESD電源鉗位設(shè)計(jì)
4.5.1 本地的電源供給RC觸發(fā)MOSFET ESD電源鉗位
4.5.2 非本地的電源供給RC觸發(fā)MOSFET ESD電源鉗位
4.5.3 改良的反相器級反饋的ESD電源鉗位網(wǎng)絡(luò)
4.5.4 ESD電源鉗位設(shè)計(jì)綜合——正向偏置觸發(fā)的ESD電源鉗位
4.5.5 ESD電源鉗位設(shè)計(jì)綜合——IEC 61000-4-2響應(yīng)的ESD電源鉗位
4.5.6 ESD電源鉗位設(shè)計(jì)綜合——對預(yù)充電與充電延遲不敏感的ESD電源鉗位
4.6 ESD電源鉗位設(shè)計(jì)綜合——雙極型ESD電源鉗位
4.6.1 應(yīng)用齊納擊穿觸發(fā)元件的雙極型ESD電源鉗位
4.6.2 應(yīng)用雙極型晶體管BVCEO擊穿觸發(fā)元件的雙極型ESD電源鉗位
4.6.3 應(yīng)用BVCEO雙極型晶體管觸發(fā)及可變觸發(fā)串聯(lián)二極管網(wǎng)絡(luò)的雙極型ESD電源鉗位
4.6.4 應(yīng)用頻率觸發(fā)元件的雙極型ESD電源鉗位
4.7 ESD電源鉗位主/從系統(tǒng)
4.8 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第5章 ESD信號引腳網(wǎng)絡(luò)的設(shè)計(jì)與綜合
5.1 ESD信號引腳結(jié)構(gòu)
5.1.1 ESD信號引腳網(wǎng)絡(luò)的分類
5.1.2 ESD信號器件的ESD設(shè)計(jì)綜合——關(guān)鍵設(shè)計(jì)參數(shù)
5.2 ESD輸入結(jié)構(gòu)——ESD和引線焊盤布局
5.2.1 ESD和引線焊盤的布局與綜合
5.2.2 引線焊盤間的ESD結(jié)構(gòu)
5.2.3 分離I/O和引線焊盤
5.2.4 分離與焊盤相鄰的ESD
5.2.5 ESD結(jié)構(gòu)部分位于焊盤下方
5.2.6 ESD結(jié)構(gòu)位于焊盤下方和焊盤之間
5.2.7 ESD電路和RF焊盤集成
5.2.8 引線焊盤下的RF ESD信號焊盤結(jié)構(gòu)
5.3 ESD設(shè)計(jì)綜合和MOSFET的布局
5.3.1 MOSFET關(guān)鍵設(shè)計(jì)參數(shù)
5.3.2 帶有硅化物阻擋掩膜版的單個(gè)MOSFET
5.3.3 串聯(lián)共源共柵MOSFET
5.3.4 三阱MOSFET
5.4 ESD二極管的設(shè)計(jì)綜合和版圖
5.4.1 ESD二極管的關(guān)鍵設(shè)計(jì)參數(shù)
5.4.2 雙二極管網(wǎng)絡(luò)的ESD設(shè)計(jì)綜合
5.4.3 二極管串的ESD設(shè)計(jì)綜合
5.4.4 背靠背二極管串的ESD設(shè)計(jì)綜合
5.4.5 差分對ESD設(shè)計(jì)綜合
5.5 SCR的ESD設(shè)計(jì)綜合
5.5.1 單向SCR的ESD設(shè)計(jì)綜合
5.5.2 雙向SCR的ESD設(shè)計(jì)綜合
5.5.3 SCR的ESD設(shè)計(jì)綜合——外圍觸發(fā)元器件
5.6 電阻的ESD設(shè)計(jì)綜合和布局
5.6.1 多晶硅電阻設(shè)計(jì)布局
5.6.2 擴(kuò)散電阻設(shè)計(jì)布局
5.6.3 p擴(kuò)散電阻設(shè)計(jì)布局
5.6.4 n擴(kuò)散電阻設(shè)計(jì)
5.6.5 埋置電阻
5.6.6 n阱電阻
5.7 電感的ESD設(shè)計(jì)綜合
5.8 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第6章 保護(hù)環(huán)的設(shè)計(jì)與綜合
6.1 保護(hù)環(huán)的設(shè)計(jì)與集成
6.2 保護(hù)環(huán)的特性
6.2.1 保護(hù)環(huán)的效率
6.2.2 保護(hù)環(huán)理論——廣義雙極型晶體管的視角
6.2.3 保護(hù)環(huán)理論——逃逸概率的視角
6.2.4 保護(hù)環(huán)——注入效率
6.3 半導(dǎo)體芯片劃片槽保護(hù)環(huán)
6.4 I/O到內(nèi)核保護(hù)環(huán)
6.5 I/O到I/O保護(hù)環(huán)
6.6 I/O內(nèi)部保護(hù)環(huán)
6.6.1 I/O單元內(nèi)部保護(hù)環(huán)
6.6.2 ESD到I/O的片外驅(qū)動(dòng)保護(hù)環(huán)
6.7 ESD信號引腳保護(hù)環(huán)
6.8 保護(hù)環(huán)元件庫
6.8.1 n溝道MOSFET保護(hù)環(huán)
6.8.2 p溝道MOSFET保護(hù)環(huán)
6.8.3 RF保護(hù)環(huán)
6.9 混合信號電路保護(hù)環(huán)——數(shù)字到模擬
6.10 混合電壓保護(hù)環(huán)——從高壓到低壓
6.11 無源和有源保護(hù)環(huán)
6.11.1 無源保護(hù)環(huán)
6.11.2 有源保護(hù)環(huán)
6.12 槽隔離保護(hù)環(huán)
6.13 硅穿孔保護(hù)環(huán)
6.14 保護(hù)環(huán)DRC
6.14.1 內(nèi)部閂鎖和保護(hù)環(huán)設(shè)計(jì)規(guī)則
6.14.2 外部閂鎖保護(hù)環(huán)設(shè)計(jì)規(guī)則
6.15 保護(hù)環(huán)和計(jì)算機(jī)輔助設(shè)計(jì)方法
6.15.1 內(nèi)置的保護(hù)環(huán)
6.15.2 p-cell保護(hù)環(huán)
6.15.3 保護(hù)環(huán)p-cell的SKILL代碼
6.15.4 保護(hù)環(huán)電阻計(jì)算機(jī)輔助設(shè)計(jì)檢查
6.15.5 保護(hù)環(huán)調(diào)整的后處理方法
6.16 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)

第7章 ESD全芯片設(shè)計(jì)——集成與結(jié)構(gòu)
7.1 設(shè)計(jì)綜合與集成
7.2 數(shù)字設(shè)計(jì)
7.3 定制設(shè)計(jì)和標(biāo)準(zhǔn)單元設(shè)計(jì)
7.4 存儲器ESD設(shè)計(jì)
7.4.1 DRAM設(shè)計(jì)
7.4.2 SRAM設(shè)計(jì)
7.4.3 非揮發(fā)性RAM ESD設(shè)計(jì)
7.5 微處理器ESD設(shè)計(jì)
7.5.1 具有5～3.3 V接口的3.3 V微處理器
7.5.2 具有5～2.5 V接口的2.5 V微處理器
7.5.3 具有3.3 ～1.8 V接口的1.8 V微處理器
7.6 專用集成電路（ASIC）
7.6.1 ASIC ESD設(shè)計(jì)
7.6.2 ASIC設(shè)計(jì)門陣列標(biāo)準(zhǔn)單元I/O
7.6.3 多電源軌ASIC設(shè)計(jì)系統(tǒng)
7.6.4 具有電壓島的ASIC設(shè)計(jì)系統(tǒng)
7.7 CMOS圖像處理芯片設(shè)計(jì)
7.7.1 長/窄標(biāo)準(zhǔn)單元的CMOS圖像處理芯片設(shè)計(jì)
7.7.2 短/寬標(biāo)準(zhǔn)單元的CMOS圖像處理芯片設(shè)計(jì)
7.8 混合信號結(jié)構(gòu)
7.8.1 混合信號結(jié)構(gòu)——數(shù)字和模擬
7.8.2 混合信號結(jié)構(gòu)——數(shù)字、模擬和RF
7.9 總結(jié)和結(jié)束語
習(xí)題
參考文獻(xiàn)