電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答簡介，目錄書摘
2019-10-30 10:08
來源：京東
作者：京東
電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答
暫無報價
2500+評論
99%好評
編輯推薦:
內(nèi)容簡介: 《電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答》旨在幫助讀者了解本課程特點，掌握本課程的基本要求和重點，在學(xué)習(xí)方法及解題方法等方面給予指導(dǎo)?！峨娮蛹夹g(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答》內(nèi)容包括：課程的特點及學(xué)習(xí)方法；各章內(nèi)容提要及重點，典型例題解析和教材各章習(xí)題解答。希望《電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答》有助于數(shù)字電子技術(shù)基礎(chǔ)課程的教師進行教學(xué)研究以提高教學(xué)質(zhì)量，也有利于有關(guān)工程技術(shù)人員及各類自學(xué)人員學(xué)習(xí)。
《電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答》可供本、?？齐娮有畔㈩?、電氣類、自動化類、儀器類專業(yè)的教師和學(xué)生使用，也可作為準備碩士研究生入學(xué)考試或從事電子技術(shù)的教學(xué)人員參考。
《電子技術(shù)基礎(chǔ)（數(shù)字部分）（第6版）學(xué)習(xí)輔導(dǎo)與習(xí)題解答》可供本、?？齐娮有畔㈩?、電氣類、自動化類、儀器類專業(yè)的教師和學(xué)生使用，也可作為準備碩士研究生入學(xué)考試或從事電子技術(shù)的教學(xué)人員參考。
作者簡介:
目錄:0緒論
數(shù)字電子技術(shù)基礎(chǔ)課程特點及學(xué)習(xí)方法
0.1 課程特點
0.2 學(xué)習(xí)方法
附錄：“數(shù)字電子技術(shù)基礎(chǔ)”課程教學(xué)基本要求
1 數(shù)字邏輯概論
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
1.1 數(shù)字信號與數(shù)字電路
1.2 數(shù)制
1.3 二進制的算術(shù)運算
1.4 二進制代碼
1.5 二值邏輯變量與基本邏輯運算
1.6 邏輯函數(shù)及其表示方法
2 邏輯代數(shù)與硬件描述語言基礎(chǔ)
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
2.1 邏輯代數(shù)的基本定律和規(guī)則
2.2 邏輯函數(shù)表達式的形式
2.3 邏輯函數(shù)的代數(shù)化簡法
2.4 邏輯函數(shù)的卡諾圖化簡法
2.5 硬件描述語言Verilog HDL基礎(chǔ)
3 邏輯門電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
3.1 邏輯門電路簡介
3.2 基本CMOS邏輯門電路
3.3 CMOS邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)
3.4 類NMOS和BiCMOS邏輯門電路
3.5 TTL邏輯門電路
3.6 ECL邏輯門電路
3.7 邏輯描述中的幾個問題
3.8 邏輯門電路使用中的幾個實際問題
3.9 用Verilog HDL描述CMOS門電路
4 組合邏輯電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計
4.3 組合邏輯電路中的競爭冒險
4.4 若干典型的組合邏輯集成電路
4.5 組合可編程邏輯器件
4.6 用Verilog HDL描述組合邏輯電路
5 鎖存器和觸發(fā)器
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
5.2 SR鎖存器
5.3 D鎖存器
5.4 觸發(fā)器的電路結(jié)構(gòu)和工作原理
5.5 觸發(fā)器的邏輯功能
5.6 用Verilog HDL描述鎖存器和觸發(fā)器
6 時序邏輯電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
6.1 時序邏輯電路的基本概念
6.2 同步時序邏輯電路的分析
6.3 同步時序邏輯電路的設(shè)計
6.4 異步時序邏輯電路的分析
6.5 若干典型的時序邏輯電路
6.6 簡單的時序可編程邏輯器件CAL
6.7 用Verilog HDL描述時序邏輯電路
7 半導(dǎo)體存儲器
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
7.1 只讀存儲器
7.2 隨機存取存儲器
……
8 CPLD和FPGA
9 脈沖波形的變換與產(chǎn)生
10 數(shù)模與模數(shù)轉(zhuǎn)換器
11 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
數(shù)字電子技術(shù)基礎(chǔ)課程特點及學(xué)習(xí)方法
0.1 課程特點
0.2 學(xué)習(xí)方法
附錄：“數(shù)字電子技術(shù)基礎(chǔ)”課程教學(xué)基本要求
1 數(shù)字邏輯概論
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
1.1 數(shù)字信號與數(shù)字電路
1.2 數(shù)制
1.3 二進制的算術(shù)運算
1.4 二進制代碼
1.5 二值邏輯變量與基本邏輯運算
1.6 邏輯函數(shù)及其表示方法
2 邏輯代數(shù)與硬件描述語言基礎(chǔ)
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
2.1 邏輯代數(shù)的基本定律和規(guī)則
2.2 邏輯函數(shù)表達式的形式
2.3 邏輯函數(shù)的代數(shù)化簡法
2.4 邏輯函數(shù)的卡諾圖化簡法
2.5 硬件描述語言Verilog HDL基礎(chǔ)
3 邏輯門電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
3.1 邏輯門電路簡介
3.2 基本CMOS邏輯門電路
3.3 CMOS邏輯門電路的不同輸出結(jié)構(gòu)及參數(shù)
3.4 類NMOS和BiCMOS邏輯門電路
3.5 TTL邏輯門電路
3.6 ECL邏輯門電路
3.7 邏輯描述中的幾個問題
3.8 邏輯門電路使用中的幾個實際問題
3.9 用Verilog HDL描述CMOS門電路
4 組合邏輯電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計
4.3 組合邏輯電路中的競爭冒險
4.4 若干典型的組合邏輯集成電路
4.5 組合可編程邏輯器件
4.6 用Verilog HDL描述組合邏輯電路
5 鎖存器和觸發(fā)器
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
5.2 SR鎖存器
5.3 D鎖存器
5.4 觸發(fā)器的電路結(jié)構(gòu)和工作原理
5.5 觸發(fā)器的邏輯功能
5.6 用Verilog HDL描述鎖存器和觸發(fā)器
6 時序邏輯電路
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
6.1 時序邏輯電路的基本概念
6.2 同步時序邏輯電路的分析
6.3 同步時序邏輯電路的設(shè)計
6.4 異步時序邏輯電路的分析
6.5 若干典型的時序邏輯電路
6.6 簡單的時序可編程邏輯器件CAL
6.7 用Verilog HDL描述時序邏輯電路
7 半導(dǎo)體存儲器
一、內(nèi)容提要及重點
二、典型例題解析
三、習(xí)題全解
7.1 只讀存儲器
7.2 隨機存取存儲器
……
8 CPLD和FPGA
9 脈沖波形的變換與產(chǎn)生
10 數(shù)模與模數(shù)轉(zhuǎn)換器
11 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
相關(guān)商品
京公網(wǎng)安備 11000002000088號
