編輯推薦:    綜合計(jì)算機(jī)硬件技術(shù)核心內(nèi)容?！队?jì)算機(jī)硬件技術(shù)基礎(chǔ)》綜合了目前計(jì)算機(jī)專業(yè)所有硬件技術(shù)課程的核心內(nèi)容，各章結(jié)構(gòu)以“計(jì)算機(jī)組成”為主體，結(jié)合“微機(jī)原理”實(shí)例，使學(xué)生通過(guò)實(shí)例理解原理。面向軟件開(kāi)發(fā)和系統(tǒng)應(yīng)用取舍內(nèi)容?！队?jì)算機(jī)硬件技術(shù)基礎(chǔ)》從應(yīng)用角度解釋系統(tǒng)結(jié)構(gòu)特點(diǎn)，不以設(shè)計(jì)者觀點(diǎn)論述技術(shù)實(shí)現(xiàn)。以IA-32處理器和個(gè)人計(jì)算機(jī)為實(shí)例?！队?jì)算機(jī)硬件技術(shù)基礎(chǔ)》以具有典型意義的Intel 32位處理器和桌面?zhèn)€人計(jì)算機(jī)為實(shí)例，使得學(xué)生在理解計(jì)算機(jī)工作原理的同時(shí)，熟悉廣泛使用的計(jì)算機(jī)系統(tǒng)。

內(nèi)容簡(jiǎn)介:    《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)》以IA-32處理器和32位個(gè)人計(jì)算機(jī)系統(tǒng)為實(shí)例，從軟件開(kāi)發(fā)、計(jì)算機(jī)系統(tǒng)應(yīng)用的角度，論述了計(jì)算機(jī)硬件技術(shù)，包括IA-32處理器的發(fā)展和微機(jī)組成、數(shù)據(jù)表示、數(shù)字邏輯基礎(chǔ)、處理器結(jié)構(gòu)和指令系統(tǒng)、總線系統(tǒng)、存儲(chǔ)系統(tǒng)、輸入輸出接口，還特別介紹了精簡(jiǎn)指令集計(jì)算機(jī)、高速緩沖存儲(chǔ)器、存儲(chǔ)管理、指令流水線、多媒體指令、超標(biāo)量、動(dòng)態(tài)執(zhí)行、多線程、多核等提高處理器性能的先進(jìn)技術(shù)。<br>    《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)》適合作為普通高等院校面向軟件開(kāi)發(fā)、系統(tǒng)應(yīng)用的計(jì)算機(jī)專業(yè)的“計(jì)算機(jī)組成原理”或“計(jì)算機(jī)組織與結(jié)構(gòu)”課程的教材或參考書(shū)，同時(shí)也適合作為非計(jì)算機(jī)專業(yè)的“計(jì)算機(jī)硬件技術(shù)”課程的教材或參考書(shū)。此外，《計(jì)算機(jī)硬件技術(shù)基礎(chǔ)》面向一般學(xué)生和普通讀者寫(xiě)作，起點(diǎn)低、內(nèi)容精練、敘述深入淺㈩，適合軟件丁程、信息技術(shù)及電子、通信和自控等電類專業(yè)的本科學(xué)生使用，也適合計(jì)算機(jī)等專業(yè)的高職高專、成教學(xué)生以及計(jì)算機(jī)應(yīng)用開(kāi)發(fā)人員、希望深入學(xué)習(xí)計(jì)算機(jī)硬件技術(shù)的普通讀者和培訓(xùn)班學(xué)員使用。

作者簡(jiǎn)介:

目錄:前言<br>第1章 計(jì)算機(jī)系統(tǒng)概述<br>1.1 計(jì)算機(jī)的發(fā)展<br>1.1.1 計(jì)算機(jī)的發(fā)展概況<br>1.1.2 微型計(jì)算機(jī)的發(fā)展<br>1.2 Intel80x86系列處理器<br>1.2.1 16位80x86處理器<br>1.2.2 IA-32處理器<br>1.2.3 Intel64處理器<br>1.3 計(jì)算機(jī)系統(tǒng)組成<br>1.3.1 馮·諾伊曼計(jì)算機(jī)結(jié)構(gòu)<br>1.3.2 微型計(jì)算機(jī)的硬件系統(tǒng)<br>1.3.3 PC微機(jī)結(jié)構(gòu)<br>1.3.4 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)<br>1.3.5 計(jì)算機(jī)的軟件系統(tǒng)<br>第1章總結(jié)<br>第1章習(xí)題<br><br>第2章 數(shù)據(jù)表示<br>2.1 數(shù)制<br>2.1.1 二進(jìn)制和十六進(jìn)制<br>2.1.2 數(shù)制之間的轉(zhuǎn)換<br>2.2 整數(shù)編碼<br>2.2.1 定點(diǎn)整數(shù)格式<br>2.2.2 有符號(hào)整數(shù)編碼<br>2.3 字符編碼<br>2.3.1 BCD<br>2.3.2 ASCII<br>2.3.3 Unicode<br>2.4 實(shí)數(shù)編碼<br>2.4.1 浮點(diǎn)數(shù)據(jù)格式<br>2.4.2 浮點(diǎn)數(shù)的舍入控制<br>2.5 校驗(yàn)編碼<br>2.5.1 奇偶校驗(yàn)碼<br>2.5.2 海明碼<br>2.5.3 循環(huán)冗余碼<br>第2章總結(jié)<br>第2章習(xí)題<br><br>第3章 數(shù)字邏輯基礎(chǔ)<br>3.1 邏輯代數(shù)<br>3.1.1 邏輯關(guān)系<br>3.1.2 邏輯代數(shù)的運(yùn)算規(guī)則<br>3.1.3 邏輯函數(shù)的形式、轉(zhuǎn)換及化簡(jiǎn)<br>3.2 邏輯門(mén)電路<br>3.2.1 門(mén)電路實(shí)現(xiàn)<br>3.2.2 集成電路<br>3.2.3 三態(tài)門(mén)<br>3.3 組合邏輯電路<br>3.3.1 編碼器<br>3.3.2 譯碼器<br>3.3.3 加法器<br>3.4 時(shí)序邏輯電路<br>3.4.1 觸發(fā)器<br>3.4.2 寄存器<br>3.4.3 計(jì)數(shù)器<br>3.5 可編程邏輯器件<br>3.5.1 PLD器件<br>3.5.2 電子設(shè)計(jì)自動(dòng)化<br>第3章總結(jié)<br>第3章習(xí)題<br><br>第4章 處理器<br>4.1 處理器組成<br>4.1.1 控制器<br>4.1.2 運(yùn)算器<br>4.2 處理器結(jié)構(gòu)<br>4.2.1 處理器的基本結(jié)構(gòu)<br>4.2.2 8086的功能結(jié)構(gòu)<br>4.2.3 80386的功能結(jié)構(gòu)<br>4.2.4 Pentium的功能結(jié)構(gòu)<br>4.3 寄存器<br>4.3.1 通用寄存器<br>4.3.2 標(biāo)志寄存器<br>4.3.3 專用寄存器<br>4.4 存儲(chǔ)器組織<br>4.4.1 存儲(chǔ)模型<br>4.4.2 工作方式<br>4.4.3 邏輯地址<br>第4章總結(jié)<br>第4章習(xí)題<br><br>第5章 指令系統(tǒng)<br>5.1 指令格式<br>5.1.1 指令編碼<br>5.1.2 IA32指令格式<br>5.2 尋址方式<br>5.2.1 數(shù)據(jù)尋址<br>5.2.2 指令尋址<br>5.2.3 堆棧及堆棧尋址<br>5.3 通用指令及其功能<br>5.3.1 數(shù)據(jù)傳送類指令<br>5.3.2 算術(shù)運(yùn)算類指令<br>5.3.3 位操作類指令<br>5.3.4 控制轉(zhuǎn)移類指令<br>5.4 匯編語(yǔ)言基礎(chǔ)<br>5.4.1 語(yǔ)句格式<br>5.4.2 源程序框架<br>5.4.3 開(kāi)發(fā)過(guò)程<br>5.5 精簡(jiǎn)指令集計(jì)算機(jī)技術(shù)<br>5.5.1 復(fù)雜指令集和精簡(jiǎn)指令集<br>5.5.2 RISC技術(shù)的主要特點(diǎn)<br>5.5.3 MIPS處理器<br>第5章總結(jié)<br>第5章習(xí)題<br><br>第6章 總線系統(tǒng)<br>6.1 總線技術(shù)<br>6.1.1 總線類型<br>6.1.2 總線的數(shù)據(jù)傳輸<br>6.1.3 總線信號(hào)和總線時(shí)序<br>6.2 8086的引腳信號(hào)<br>6.2.1 地址/數(shù)據(jù)信號(hào)<br>6.2.2 讀寫(xiě)控制信號(hào)<br>6.2.3 其他控制信號(hào)<br>6.3 8086的總線時(shí)序<br>6.3.1 寫(xiě)總線周期<br>6.3.2 讀總線周期<br>6.4 Pentium處理器的引腳和時(shí)序<br>6.4.1 引腳定義<br>6.4.2 總線周期<br>6.5 微機(jī)系統(tǒng)總線<br>6.5.1 PC機(jī)總線的發(fā)展<br>6.5.2 ISA總線<br>6.5.3 PCI總線<br>6.5.4 USB總線<br>第6章總結(jié)<br>第6章習(xí)題<br><br>第7章 存儲(chǔ)系統(tǒng)<br>7.1 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)<br>7.1.1 技術(shù)指標(biāo)<br>7.1.2 層次結(jié)構(gòu)<br>7.1.3 局部性原理<br>7.2 主存儲(chǔ)器<br>7.2.1 讀寫(xiě)存儲(chǔ)器<br>7.2.2 只讀存儲(chǔ)器<br>7.2.3 存儲(chǔ)器地址譯碼<br>7.2.4 主存空間分配<br>7.3 高速緩沖存儲(chǔ)器<br>7.3.1 工作原理<br>7.3.2 地址映射<br>7.3.3 替換算法<br>7.3.4 寫(xiě)入策略<br>7.3.5 80486的L1Cache<br>7.3.6 Pentium的L1Cache<br>7.4 存儲(chǔ)管理<br>7.4.1 段式存儲(chǔ)管理<br>7.4.2 頁(yè)式存儲(chǔ)管理<br>第7章總結(jié)<br>第7章習(xí)題<br><br>第8章 輸入輸出接口<br>8.1 I/O接口概述<br>8.1.1 I/O接口的典型結(jié)構(gòu)<br>8.1.2 I/O端口的編址<br>8.1.3 輸入輸出指令<br>8.2 外設(shè)數(shù)據(jù)傳送方式<br>8.2.1 無(wú)條件傳送<br>8.2.2 查詢傳送<br>8.2.3 中斷傳送<br>8.2.4 中斷控制系統(tǒng)<br>8.2.5 DMA傳送<br>8.3 常用輸入輸出接口<br>8.3.1 定時(shí)控制接口<br>8.3.2 并行接口<br>8.3.3 異步串行通信接口<br>8.3.4 模擬接口<br>第8章總結(jié)<br>第8章習(xí)題<br><br>第9章 處理器性能提高技術(shù)<br>9.1 并行處理技術(shù)<br>9.1.1 并行性概念<br>9.1.2 并行計(jì)算機(jī)結(jié)構(gòu)分類<br>9.1.3 計(jì)算機(jī)性能評(píng)測(cè)<br>9.2 指令級(jí)并行<br>9.2.1 指令流水線技術(shù)<br>9.2.2 超標(biāo)量技術(shù)<br>9.2.3 動(dòng)態(tài)執(zhí)行技術(shù)<br>9.2.4 超長(zhǎng)指令字技術(shù)<br>9.3 數(shù)據(jù)級(jí)并行<br>9.3.1 向量處理機(jī)<br>9.3.2 多媒體指令<br>9.4 線程級(jí)并行<br>9.4.1 同時(shí)多線程技術(shù)<br>9.4.2 單芯片多處理器技術(shù)<br>第9章總結(jié)<br>第9章習(xí)題<br>參考文獻(xiàn)